Tutorial ASIC Alliance VLSI

Tutoriales para diseño de ASICs utilizando ALLIANCE CAD VLSI (Open Source)

Dirección de tutoriales (pueden hacerse sin leer la información introductoria pero se recomienda leérla de cualquier modo):

Parte 1:

http://microelectronicdesignandsimulation.blogspot.com/p/tutorial-asic-alliance-vlsi-parte-1.html

Parte 2:
http://microelectronicdesignandsimulation.blogspot.com/p/tutorial-asic-alliance-vlsi-parte-2.html


Parte 3:
http://microelectronicdesignandsimulation.blogspot.com/p/tutorial-asic-alliance-vlsi-parte-3.html

NOTA: Para poder ocupar los tutoriales hay que mover la carpeta etc, o crearla, en el directorio de trabajo donde se tienen el resto de archivos. En dicha carpeta deben existir los siguientes archivos:

• alliance-env.mk
• techno-035.rds
• techno-symb.rds

Dicha carpeta se encuentra en "directorio de instalación de Alliance"/examples/alliance-examples,

Video ejemplo de diseño de sumador de 16 bits, el cual es uno de los ejemplos que ya vienen con la instalación de Alliance.

https://drive.google.com/folderview?id=0Bw2eTQvZZyEsN2tPMHRLTzM1LU0&usp=sharing

INFORMACIÓN INTRODUCTORIA

Entre las herramientas Open Source que se encuentran actualmente para desarrollo de VLSI no se puede dejar de mencionar este conjunto de aplicaciones enfocadas al desarrollo de circuitos digitales. Con ella se pueden realizar diseños de circuitos desde diversos enfoques y técnicas, se puede utilizar VHDL, FSM, código C++, y otras formas alternas para obtener el funcionamiento lógico, síntesis, geometría y extracción de los elementos del circuito.

Su págína principal se encuentra en https://soc-extras.lip6.fr/en/alliance-abstract-en/, donde se pueden encontrar los archivos fuente, instrucciones para la instalación y acceso a otras herramientas.

El set de herramientas provistos por Alliance permite el diseño y prueba de un circuito a partir de sus especificaciones y llevarlo hasta el layout, también permite trabajar y crear muchos formatos intermedios. Alliance provee una librería simbólica de celdas que hace al diseño de los circuitos independiente de la tecnología usada en el paso de fabricación. Las celdas de librerías incluyen una librería de celdas estándar y también de propósito específico como las usadas para memorias. Muchas de las herramientas de Alliance pueden ser usadas de forma independiente como herramientas de línea de comando. Otros tienen una interfaz gráfica. Si se provee un archivo de tecnología adecuado el diseño obtenido con Alliance puede ser convertido a los formatos CIF o GDSII para su fabricación en silicio.

Ahora se mencionarán algunas de sus herramientas principales:

-                     VASY: realiza la conversión de un archivo en formato vhdl al subconjunto de instrucciones vhdl aceptado por el resto de herramientas de Alliance (pasa de .vhdl a .vbe).

-                     ASIMUT: (A SIMUlation Tool) es una herramienta de línea de comando que se usa para revisar la descripción correcta de un circuito en su forma VHDL (.vbe), y también se puede ocupar para simularlo y generar las salidas del circuito de acuerdo a las entradas provistas.

-                     XPAT: se usa para poder visualizar los resultados de las simulaciones.

-                     BOOM: se encarga de minimizar, si es posible, la descripción dada en el .vbe.

-                     BOOG: genera una descripción estructural del diseño optimizado y basándose en la librería de celdas estándar provistas por Alliance.

-                     LOON: es una posterior optimización de la red generada por BOOM y BOOG. Si el diseño es muy simple probablemente LOON no hará ninguna modificación.

-                     OCP: realiza la colocación de los bloques y conectores (si se proporciona el archivo ioc). Su salida será un layout físico con sus celdas y conectores ya colocados.

-                     NERO: NEgotiating ROuter, realiza el ruteado de las celdas.

-                     COUGAR: realiza la extracción del netlist de la representación física del diseño, también se ocupa para obtener el netlista para simulación en SPICE.

-                     LVX: Logical Versus eXtracted, compara dos netlists a nivel de compuerta o de bloques. De esta manera se puede comparar un netlist lógico con el netlist extraído de un netlist físico y verificar con ello que la colocación y ruteado ha sido realizado correctamente.

-                     DRUC: realiza la verificación de las reglas de diseño.

-                     S2R: convierte la representación simbólica a un layout real usando la tecnología provista.

-                     GRAAL: usado para visualizar los diseños ya ruteados.

-                     DREAL: usado para visualizar y editar un layout físico.

-            XSCH: usado para visualizar esquemáticos y sus señales.