Tutorial ASIC Synopsys I

Tutorial diseño de ASIC utilizando herramientas de Synopsys

Esta página está dedicada a mostrar como se realiza el diseño de un ASIC utilizando las herramientas de Synopsys.

La idea es ir desarrollando circuitos de propósito específico con las herramientas proporcionadas por uno de los grandes en la industria EDA, Synopsys, el cual provee con una amplia gama de soluciones informáticas para poder pasar por todas las etapas de diseño de un ASIC.

Creación de celdas digitales básicas usando Custom Designer 

(Tutorial ASICs parte I)

Se documentará paso a paso el desarrollo de celdas NAND y NOT usando la tecnología de 90nm y el programa Custom Designer de Synopsys.

Se asumirá que tanto la suite de Synopsys para desarrollo de ASICs, así como las librerías requeridas ya fueron instaladas y funcionan adecuadamente.

1- Arrancar una terminal e ingresar el comando cdesigner &, después de ello aparecerá la siguiente pantalla:

Figura 1.1. Consola del Custom Designer.

2- Ahora se creará una nueva librería para trabajar en ella las celdas a realizar en el tutorial. Se abrirá el Library Manager haciendo en el menú de la consola del Custom Designer: Tools > Library Manager, con lo que se abrirá la ventana siguiente:

Figura 1.2. Ventana del Library Manager.

3- Después se hará clic sobre el menú File>New>Library y se llenarán las siguientes opciones:

Figura 1.3. Creación de una librería.

4- Ahora se creará la vista esquemática de la celda del inversor, para ello del Library Manager se seleccionar: File>New>New Cellview. Con ello se muestra lo siguiente:

Figura 1.4. Creación de vista esquemática del inversor.

5- Al dar clic en ok se abrirá la ventana del editor de esquemáticos.

Figura 1.5. Editor de esquemático (Schematic Editor)

6- Se agregarán las instancias (dispositivos) que se necesitan para el inversor, para ello se necesita hacer clic en el menú y seleccionar Add>Instance, o solamente presionar la tecla “i”. En cualquier caso aparecerá la pantalla de selección de elementos y se ingresan los siguientes datos para ingresar un transistor de 0.5um de anchura (width) para el pmos4t y de 0.25um para el  nmos4t y se dejará una longitud de canal de 0.1um:

Figura 1.6. Diálogo para agregar dispositivos.

7- Si posteriormente se necesitan cambiar sus propiedades, puede seleccionar el elemento y presionar la tecla “q” para abrir la ventana de cambio de propiedades.

8- Después de colocar los elementos el diagrama debería verse como se muestra a continuación (para hacer zoom y que abarque todos los elementos se puede presionar la tecla “f”):

Figura 1.7. Vista de los dos transistores añadidos.

9- Se añadirán las líneas de conexión (presionar “w”) y se les pondrán los nombres que aparecen a continuación, con el cuidado que todos los nombres aparezcan en mayúsculas:

Figura 1.8. Esquemático del inversor con líneas etiquetadas.

10- Se procede a agregar pines a los terminales de entrada (AVDD, AVSS, VIN)     y también en el terminal de salida (VOUT). Presionar la tecla “p” para poder agregar los pines, teniendo el cuidado de seleccionar si son de entrada o de salida de forma adecuada. Si las redes (net) ya tienen nombre los pines tomaran el nombre de la red de forma automática.

Figura 1.9. Con pines añadidos.

11- Seleccionar del menú del editor de esquemáticos lo siguiente:

Figura 1.10. Creación de nueva vista de la celda.

12- Con lo que se creará un símbolo que será utilizado en lugar del esquemático en posteriores usos:

Figura 1.11. Generación de vista de Símbolo a partir del esquemático.

Figura 1.12. Símbolo generado, antes de ser editado.

13- Dicho símbolo puede editarse, pero se debe tener cuidado con los terminales, las demás partes pueden modificarse para que quede como se muestre a continuación:

Figura 1.13. Símbolo del inversor después de ser editado.

14- Hay que guardar el símbolo y ya está listo para ser utilizado.

15- Se continuará con el desarrollo del esquemático para la compuerta NAND de 2 entradas.

Figura 1.14. Creación de una nueva celda para la NAND2.

16- Se usarán 2 pmos4t y 2 nmos4t, sus dimensiones serán las mismas que las utilizadas para el inversor, el esquemático deberá quedar como el mostrado a continuación:

Figura 1.15. Esquemático compuerta NAND2.

17- Y se creará un símbolo similar al siguiente:

Figura 1.16. Símbolo para la compuerta NAND2.

18- Las celdas creadas en este tutorial serán utilizadas para los bancos de prueba (test benchs) en circuitos más complejos.

En los siguientes tutoriales se verá como realizar la simulación de las celdas creadas y también como construir circuitos más complejos a partir de las celdas realizadas.

Si tienen comentarios respecto al tutorial favor ponerlos abajo.